让不懂建站的用户快速建站，让会建站的提高建站效率！
发布日期：2025-04-01 09:26 点击次数：164
（原标题：Chiplet，刚刚运转！）
如若您但愿不错时常碰头，宽贷标星保藏哦~
来源：内容编译自semiengineering，谢谢。
跟着芯片超越大型芯片制造商的独到设计并与封装或系统中的其他元素进行交互，照顾芯片资源正成为一项紧要而多方面的挑战。
芯片中资源照顾不善为时常的功率、性能和面积量度加多了一个全新的维度。它可能导致性能瓶颈，因为当芯片跨范围通讯时，其固有蔓延比单个芯片内更长。它还可能加多开发资本，因为添加到系统中的每个芯片也会在多个层面上加多复杂性。它还会影响功耗，跟着设计中的芯片数目加多且必须不休相互通讯，功耗变得更难照顾。
最大的系统和处理器供应商照旧灵验地使用了这种设施，通过加多筹画密度来擢升性能，通过擢升产量来缩小资本。但使用第三方芯片优化这些系统是一个更贫瘠的问题，需要时候来处分。
Blue Cheetah产物工程副总裁 John Lupienski 指出：“Chiplet 是全新的，除了 NVIDIA 这样的大公司除外，其他每家公司都是第一次尝试。” “你不错说许多东谈主都在力图追逐。东谈主们现在犯的一个大误差是他们莫得从内到外的成见来职责，是以他们的职责是从芯片里面运转的。许多东谈主真实在互操作性和通用性方面堕入了窘境，而他们并没磋磨注他们所需的功率、性能和带宽。我见过一些公司专注于 I/O 互连，基本上照旧花消了一年的时候，当他们最终矍铄到他们需要在系统方面职责时，他们不得不从新运转一切。要作念到这极少，需要从系统总线和 NoC 运转，也便是从内核里面运转。你正在作念的是优化你的 NoC 和系统总线以及条约。它不错是 CHI 或 AXI，或者你为特定应用体式和带宽使用的任何条约，它不错配置为许多不同的数据包大小。你不错为 CHI 和 AXI 自界说各式不同的变量，因此那处有很大的天真性。在芯片领域也不例外。但你需要针对具体应用和宗旨阛阓进行调度，以达到功率、性能和面积。一朝你驯顺了这极少，你就不错从内而外地运转职责了。”
统统芯片组的系统总线必须相通。“在期许情况下，I/O 互连是通用的，不错圆善联接，咱们但愿有一天能兑现这极少。但当前情况并非如斯，”Lupienski 指出。
这给小芯片子系统治域的 IP 供应商加多了复杂性和新的挑战，因为他们需要不休稳当客户群的新变化。
宗旨阛阓
小芯片有三个主要阛阓——专属阛阓、腹地生态系统和开放阛阓。
Synopsys产物照顾实践总监 Manmeet Walia 示意：“把持阛阓只是一家供应商在自言自语。另一个顶点是开放阛阓，许多供应商觉得这是追随 chiplet 而来的宏伟愿景，它们将相互联接和交流。中间是腹地生态系统，五到七家公司荟萃在悉数，‘你作念这个，我作念这个，咱们作念这个。’他们制定了特殊严格的轨范以兑现相互之间的互操作。腹地生态系统中的很好的例子是日本和欧洲的一些汽车供应商。咱们看到的另一个这样的腹地生态系统是 RISC-V 处理器，一群想要与 Arm 竞争的 RISC-V 公司荟萃在悉数。”
如今，大致 95% 到 99% 的 chiplet 阛阓已被把持，可能是一家供应商，也可能是多家供应商按照某个规格进行设计。“他们需要的是最好的资源，”Walia 说。 “他们温煦关节性能运筹帷幄 (KPM)。这些时常是大型阛阓制造商——好意思国前四大超大领域企业、中国前几大超大领域企业等等。他们想要最好的 KPM。他们心爱 UCIe，但他们不想使用 UCIe 一词，因为他们想要超越圭臬中的任何内容。他们想超越其他统统东谈主。这意味着他们想要最优化的芯片到芯片，他们想要在功率和带宽、蔓延和性能方面得回最好运筹帷幄，他们想要插手高等封装。对于他们来说，咱们有三类 UCIe。咱们有合规版块。然后咱们有定制版块，咱们超越了轨范。而况因为他们不温煦 UCIe 互操作性，他们中的许多东谈主想要更低的驱动强度或缩小蔓延的不同神志，等等。超大领域企业想要最好的 KPM，同类中最好的。他们但愿最初一代 (OGA)，因此第一次就作念对是“这统统紧迫，因为规格周期特殊短。如若咱们不行一次告捷，那么咱们就会失去阛阓契机。”
芯片分区
行业刚刚运转向芯片的下一阶段发展，从专属生态系统到腹地生态系统。与此同期，芯片开发东谈主员正在寻找构建芯片的最好设施。
是德科技经由和数据照顾总司理兼业务部认真东谈主 Simon Rance 示意： “咱们当前正处于向腹地生态系统发展的阶段，但仍然有限。” “Cadence 与 Arm 的配合便是一个例子。当你运转引入更多 IP 时，复杂性就会变得更具挑战性。Cadence 遴荐与 Arm 配合的刚正在于，当前 SoC 和小芯片中使用的大大量 IP 都是 Arm IP。它们有通用总线。条约是已知的，捏手是已知的。时候亦然如斯——致使测试用例和考证亦然如斯。器具面向如何应用这些 IP 并将其集成。然后，你只需要处理其他 IP，无论是来自 Cadence 照旧其他公司，无论它是自产的照旧其他的，你都不错将其集成。当你使用其他 IP，尤其是 RISC-V IP 时，可能会愈加紊乱，这将是一个的确的挑战。我还莫得看到对于如何作念到这极少、如何照顾资源以及如何确保互操作性的正确脚本。当前，它更多地是对于已知条约、已知时候和分享以及互操作性。”
处分芯片设计复杂性的一种设施是通过分区。“第一步，便是简化，”Rance 说。 “这意味着要凭证时代对芯片进行分辩——遴荐模拟部分，这些部分不错位于更高的工艺节点。这是一个浮浅的分辩。在此基础上，当你将这些部分分辩出来时，这些 IP 协同职责的期许总线和条约是什么？诚然模拟和夹杂信号处于更高的工艺节点，但你必须处理射频和电磁类型设计的热问题和动力问题。在较低的时代节点，比如 4nm，那些现在有 CPU、GPU、AI 加快器的开导，统统这些都是耗能的。它们都需要相互聚积。然而当你把统统这些东西放在悉数时，你就碰到了一个盛大的动力问题，因为它正在消费芯片那部分的寿命。在 SoC 中，咱们唯一处理器和 GPU，咱们需要这些开导之间某种缓存一致性来确保视频和音频的同步。引入 AI/ML 芯片来与这些其他刚劲的处理器悉数使用，加多了一个挑战，咱们还莫得的确深刻商讨如何处分它们。咱们不错对其进行分区，然而统统耗电量大且工艺节点低的东西仍然会存在于芯片的一部分中。”
其他东谈主也答应这一不雅点。Cadence隆起工程师 Moshiko Emmer 示意：“当咱们设计使用 chiplet 时，它是一种构建更大系统的设施，而无须将统统系统都放在并吞块硅片上。这便是咱们的想维神志。如若咱们对想要在单个 SoC 上构建的内容有一个参考，那么就芯片内组件的交互和联接而言，它老是比将其放在单独的 chiplet 中更快。但从资本、上市时候和模块化的角度来看，这并不会更好。咱们设计的 chiplet 是构建更大的系统，而无须在并吞 SoC 上放手更多东西。咱们但愿通过基于功能进行拆分来兑现这一宗旨。”
想想汽车设计领域正在发生的事情。“ADAS 是物理 AI 的一个很好的例子，它将筹画材干涉录像头、视觉和 DSP 处理 AI 以及所需的统统接口和会在悉数，”Emmer 说。 “显然，汽车需要它。举例，机器东谈主、无东谈主机、航空航天和国防系统也需要它。期许情况下，您但愿在并吞系统上领有尽可能多的功能，如若您筹议今天的汽车，望望汽车中的 ECU 数目，低端汽车大致有 30 个，高端汽车则有 100 多个。这需要许多资本，因为它需要不同的平台。此外，软件照顾变得特殊复杂，或然您但愿简略通过无线软件更新和补丁来升级和考证软件，统统这些都变得特殊复杂。在筹议 chiplet 时，您有材干在单个系统或单个平台上联接更多功能。我不错说，‘这些都是我在 ADAS 处分有运筹帷幄上需要的统统功能。’我不错围绕特定功能进行分组。举例，我不错将 CPU 分组为单个芯片，采纳专用工艺时代进行设计，投资平台然后将其联接到其他芯片。这不错当作系统的中枢，并包含系统级组件，从系统角度来看的统统限度 - 安全性、安全、电源、时钟、DFT、调试，应有尽有。系统级联接或集成处理特定功能的其他每个分立芯片。”
腹地生态系统设施也为芯片领域中领域较小的 IP 提供商的改进绽放了大门。Alphawave Semi芯片首席产物线司理 Sue Hung Fung评释说，当作 Arm Total Design (ATD) 的配结伴伴，她的公司正在与 Arm 配合开发芯片。 “为杰出意筹画芯片的这种条款，咱们必须与 Arm 芯片系统架构 (CSA) 保持一致。咱们需要简略凭证该文档中的界说和轨范以及它们的基础系统架构 (BSA) 构建咱们的筹画芯片、I/O 芯片和集线器芯片。因此，对于任何已界说的芯片，如若其他开发东谈主员想要创建某些东西，他们不错联接到咱们的筹画芯片。如若他们制造了一个 I/O 芯片，咱们但愿简略将统统这些组合在悉数。这更像是一个开放的芯片生态系统。Arm 正在匡助界说这极少，咱们通过围绕它进行构建来驯顺这极少。一朝咱们构建了得当 Arm 提议的轨范的东西，那么其他相通得当该轨范的东谈主就不错联接到咱们。筹画和加快器之间的 AMBA CHI 芯片到芯片 (C2C) 一致性结构便是一个很好的例子，因为如若咱们构建一个部件，其他东谈主也会构建另一个部件并但愿联接到咱们。”
诬陷比比齐是
不外，要让这一切施展作用，还有许多职责要作念。 Arteris 产物照顾总监 Ashley Stevens 说：“说到可互操作的 chiplet 阛阓，每个东谈主都在驳斥它，但兑现它要比许多东谈主矍铄到的贫瘠得多。咱们觉得，短期内，如若你不试图兑现互操作性，那么巨匠圭臬履行上莫得任何特等的刚正，因为你只与你我方或亲密配结伴伴正在作念的事情进行互操作。互操作性的想法对许多东谈主来说特殊有勾引力，但这需要一些时候。当前，每当东谈主们设计 chiplet 系统时，他们都会先悉数考证它们，然后再进行硅片考证，以检讨它是否可行，而现在东谈主们在开放 chiplet 阛阓上驳斥的是设计一个 chiplet，或者让其他东谈主完全独赶快设计一个 chiplet，然后将它们拼装在悉数并期望它们简略职责。”
史蒂文斯觉得，唯一在领有特殊好的、且得到一致认同的考证 IP 的情况下，这才会起作用。 “与其使用不同的芯片检讨职责，不如使用这个考证 IP 检讨职责是否闲居，如若其他东谈主使用该考证 IP（但愿是并吞个）检讨他们的职责，那么它应该不错闲居职责。但当前，据我所知，莫得一个适用于芯片的行业圭臬考证 IP 不错处分这个问题，除非是在特殊初级的接口级，比如 UCIe。但这只是一种点对点联接。它并莫得给你提供履行的通讯条约，你需要简略互操作，让芯片相互意会。我最近在一次网罗研讨会上听到有东谈主说，只消你有 UCIe，你就不错切换到另一个芯片。这统统不是真实。这是最初级别的圭臬。它允许你将 1 和 0 从 A 传输到 B，但这并不料味着你不错意会另一端的情况。需要一些东西来意会它。是以这比这复杂得多，短期内咱们觉得巨匠圭臬并不是那么紧迫。但以后会变得紧迫。”
其他东谈主也答应这一不雅点。Eliyan 策略营销副总裁 Kevin Donnelly示意，他知谈有些公司从其他供应商（不是 Eliyan）购买了 IP，但发现它无法与其他任何东谈主的 IP 兼容。“他们照旧制造了芯片，他们很失望，”他说。 “他们正在试图弄明晰下一代产物该作念什么。PCI Express 便是东谈主们心爱指出的一个很好的例子。他们但愿在物理层兑现互操作性，因为在物理层之上有一大堆软件堆栈来兑现互操作。USB、HTML 或任何物理层芯片到芯片互连都是如斯。设计师觉得他们只需插入芯片就不错职责。
但事实并非如斯。英特尔试图为 PCIe 处分这个问题，但它不是一个常见的应用。东谈主们时常但愿使用 AXI 或 CHI 或某些基于 Arm 的处理器，他们但愿将其蔓延到某些芯片。但这些都莫得在行业中界说，因此，除非有更多对于如何使芯片互操作的软件级界说，不然构建的统统芯片都不会互操作。这会发生。咱们一直在推论开放的芯片阛阓。但东谈主们普遍误以为，只遴荐特定的 PHY 而不遴荐芯片上的其他任何东西，就能让芯片互操作让他们相互交谈。”
那么为什么会有这样多诬陷呢？回首 chiplet 基础设施的发展，一切都始于一个主要由半导体制造商鼓励的 die-to-die 接口。“他们开始想出了一种在封装内集成各式东西的设施。‘嘿，咱们有一个很酷的中介层，或者咱们有这个硅桥，你为什么不试试呢？’这便是业界的确采纳 chiplet 的神志，”西门子 EDA中央工程处分有运筹帷幄总监 Pratyush Kamal 说。 “垂直设计公司正濒临着光罩尺寸收尾，或者由于芯片太大而无法在某些先进节点上闲居坐褥，导致已知精熟芯片资本特殊高的问题，因此他们被推向了这一宗旨。就芯片而言，垂直设计公司照旧作念了许多职责。
但现在，在夙昔几年中，咱们运转看到，一些公司运转驳斥参与开放芯片经济。他们瞻望畴昔，咱们不错在一个封装中即插即用地使用来自多个供应商的芯片。最初，这是一门全新的科学，需要一层一层地剥开洋葱，在得回期许的架构后才能涉及中枢。当你看 UCIe 1.0 或 BoW 1.0 时，最初特殊怜爱物理层自己，因为这是悉数事情的源头——从物理上可用的更小的凸块间距运转。今天亦然一样。咱们运转在行业中了解到，咱们很快就会有微米间距通孔或微米间距夹杂键合，咱们不错用它来进行小芯片的 3D 堆叠。代工场为咱们提供了这些时代越过式发展的契机，当作一家设计公司，咱们才刚刚学会欣慰起来，想考如何最大限制地应用它。”
下一步
芯片行业才刚刚运转这段旅程。当它只是商讨芯片到芯片接口界说时，它关注的是数据移动，而不是资源照顾。“芯片履行上有一些功能中枢、一个 CPU、一个 GPU、一个与 SRAM 通讯的内存限度器，”Kamal 评释谈。 “然后有外部 I/O 外围开导从外部寰球获取数据并将数据发送回外部寰球。但这里有一个特殊关节的问题。如何构建一个刚劲的底盘？每个中枢都有我方的需求。时钟具有动态电压和频率缩放。统统这些都与当前的架构息息关系。中枢旨在实践一项单一任务。然后由底盘照顾器决定。有些公司称它们为底盘，有些公司称它们为浮浅的资源照顾器，但它们涵盖了非功能性数据的悉数层面，即照顾中枢过头交互。广义上讲，你有测试，有调试，或然钟，有电源决策，有安全性。统统这些都组成了一个底盘。到当前为止，当咱们界说这些 die-to-die 接口时，咱们专注于数据移动。咱们只是盲目地看着它，但咱们迷漫严慎地为它留出了空间，当咱们运转界说这些底盘或资源照顾格式时，咱们将有 die-to-die 接口来至少相沿它。”
然而，如若一个封装中有 1，000 个芯片呢？Kamal 说：“如若你知谈好意思国政府试图通过其国度先进封装制造贪图 (NAPMP) 作念什么，你就会知谈他们向行业提议的挑战是为他们提供一个完全自动化的 1，000 个芯片封装、设计经由、分析经由和模拟经由。当你筹议这种领域的系统时，只是一个浮浅的启动过程就可能特殊耗时。那处可能稀有千个依赖项，那么你如何界说你的信任根、你的信任链，因为每个芯片都有不同的授权层，这些必须当作芯片圭臬的一部分来建树和界说。”
https://semiengineering.com/challenges-in-managing-chiplet-resources/
半导体极品公众号推选
专注半导体领域更多原创内容
关注巨匠半导体产业动向与趋势
*免责声明：本文由作家原创。著作内容系作家个东谈主不雅点，半导体行业不雅察转载仅为了传达一种不同的不雅点，不代表半导体行业不雅察对该不雅点赞同或相沿，如若有任何异议，宽贷磋磨半导体行业不雅察。
今天是《半导体行业不雅察》为您分享的第4078期内容，宽贷关注。
『半导体第一垂直媒体』
及时 专科 原创 深度
公众号ID：icbank
心爱咱们的内容就点“在看”分享给小伙伴哦
